EDA 第2章 FPGA CPLD结构原理 (2)

发布于:2021-11-30 11:20:07

EDA技术实用教程

第2章
FPGA/CPLD结构原理

2.1 概


组合电路

基本门

时序电路

输 入

输入 缓冲

与 阵 列

或 阵 列

输出 缓冲 电路

输 出





电路

图3-1 基本PLD器件的原理结构图

2.1 概



2.1.1 可编程逻辑器件的发展历程
PROM (Programmable Read Only Memory)

PLA (Programmable Logic Array)
PAL (Programmable Array Logic)

GAL (Generic Array Logic)
EPLD CPLD

FPGA

2.1 概



2.1.2 可编程逻辑器件的分类

可编程逻辑器件(PLD)

简单 PLD

复杂 PLD

PROM

PLA

PAL

GAL

CPLD

FPGA

图3-2 PLD按集成度分类

2.2 简单PLD结构原理
2.2.1 逻辑元件符号表示

2.2 简单PLD结构原理
2.2.1 逻辑元件符号表示

2.2 简单PLD结构原理
2.2.2 PROM结构原理

2.2 简单PLD结构原理
2.2.2 PROM结构原理

2.2 简单PLD结构原理
2.2.2 PROM结构原理

2.2 简单PLD结构原理
2.2.2 PROM结构原理

2.2 简单PLD结构原理
2.2.3 PLA结构原理

2.2 简单PLD结构原理
2.2.3 PLA结构原理

2.2 简单PLD结构原理
2.2.4 PAL结构原理

2.2 简单PLD结构原理
2.2.4 PAL结构原理

2.2.5 GAL结构原理

2.2 简单PLD结构原理
2.2.5 GAL结构原理
(1)寄存器模式

2.2 简单PLD结构原理
(2)复合模式 1、组合输出双向口结构

2.2 简单PLD结构原理
(2)复合模式 2、组合输出结构

2.2 简单PLD结构原理
(3)简单模式 1、反馈输入结构

2.2 简单PLD结构原理
(3)简单模式 2、输出反馈结构

2.2 简单PLD结构原理
(3)简单模式 3、输出结构

2.3 CPLD的结构及其工作原理

2.3 CPLD的结构及其工作原理
1. 逻辑阵列块LAB

2.3 CPLD的结构及其工作原理
2.宏单元
MAX7000系列中的宏单元
逻辑阵列 乘积项选择矩阵 可编程寄存器

三种时钟输入模式

全局时钟信号
全局时钟信号由高电*有效的时钟信号使能 用乘积项实现一个阵列时钟

2.3 CPLD的结构及其工作原理
3. 扩展乘积项

2.3 CPLD的结构及其工作原理
4. 可编程连线阵列PIA

不同的LAB通过在可编程连线阵列PIA上布线,以 相互连接构成所需的逻辑。

2.3 CPLD的结构及其工作原理
5. I/O控制块

2.4 FPGA的结构及其工作原理
2.4.1 查找表逻辑结构

2.4 FPGA的结构及其工作原理
2.4.1 查找表逻辑结构

2.4.2 Cyclone III 系列器件的结构与 原理

2.4.2 Cyclone III系列器件的结构与原理

2.4.2 Cyclone III系列器件的结构与原理

2.4.2 Cyclone III系列器件的结构与原理

2.4.2 Cyclone III系列器件的结构与原理

2.4 FPGA的结构及其工作原理
2.4.2 Cyclone III系列器件的结构与原理

2.4 FPGA的结构及其工作原理
2.4.2 Cyclone III系列器件的结构与原理

2.4 FPGA的结构及其工作原理
2.4.2 Cyclone III系列器件的结构与原理

2.4 FPGA的结构及其工作原理
2.4.2 Cyclone III系列器件的结构与原理

2.5 硬件测试
2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描测试

2.5 硬件测试
2.5.2 JTAG边界扫描测试

2.5 硬件测试
2.5.2 JTAG边界扫描测试

2.5 硬件测试
2.5.2 JTAG边界扫描测试

2.5 硬件测试
2.5.2 JTAG边界扫描测试

2.5 硬件测试
2.5.2 JTAG边界扫描测试

2.5.3 嵌入式逻辑分析仪

2.6 PLD产品概述
2.6.1 Lattice公司的PLD器件
1. ispLSI系列器件 2. MACHXO系列 3. MACH4000系列 4. LatticeSC FPGA系列 5. LatticeECP3 FPGA系列

2.6 PLD产品概述
2.6.2 Xilinx公司的PLD器件
1. Virtex-6系列FPGA 2. Spartan-6器件系列 3. XC9500/XC9500XL系列CPLD 4. Xilinx Spartan-3A系列器件 5. Xilinx的IP核

2.6 PLD产品概述
2.6.3 Altera公司的PLD器件
1. Stratix 4/6 系列FPGA 2. Cyclone 4系列FPGA 3. Cyclone系列FPGA(低成本FPGA) 4. Cyclone II系列FPGA 5. Cyclone III系列FPGA 6. MAX系列CPLD 7. MAX II系列器件 8. Altera宏功能块及IP核

2.6 PLD产品概述
2.6.4 Actel公司的PLD器件

2.6.5 Altera的FPGA配置方式

2.7 CPLD/FPGA的编程与配置
(1)基于电可擦除存储单元的EEPROM或Flash技术。 (2)基于SRAM查找表的编程单元。 (3)基于一次性可编程反熔丝编程单元。

2.7 CPLD/FPGA的编程与配置
2.7.1 CPLD在系统编程

2.7 CPLD/FPGA的编程与配置
2.7.1 CPLD在系统编程

2.7 CPLD/FPGA的编程与配置
2.7.2 FPGA配置方式

2.7 CPLD/FPGA的编程与配置
2.7.3 FPGA专用配置器件

2.7 CPLD/FPGA的编程与配置
2.7.4 使用单片机配置FPGA

2.7 CPLD/FPGA的编程与配置
2.7.4 使用单片机配置FPGA

2.7 CPLD/FPGA的编程与配置
2.7.5 使用CPLD配置FPGA

*



2-1 OLMC有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。 2-2 什么是基于乘积项的可编程逻辑结构?什么是基于查找表的可编程逻辑结构?

2-3 FPGA系列器件中的EAB/M9K有何作用?
2-4 与传统的测试技术相比,边界扫描技术有何优点? 2-5 解释编程与配置这两个概念。 2-6 请参阅相关资料,并回答问题:按本章给出的归类方式,将基于乘积项的可编 程逻辑结构的PLD器件归类为CPLD;将基于查找表的可编程逻辑结构的PLD器件 归类为FPGA,那么,APEX系列属于什么类型PLD器件?MAX II系列又属于什么 类型的PLD器件?为什么


相关推荐

最新更新

猜你喜欢